2025年度 (最新) 学院等開講科目情報理工学院情報工学系情報工学コース

コンピュータ構成とアーキテクチャ

開講元: 情報工学コース
担当教員: 吉瀬謙二
授業形態: 講義 (対面型)
メディア利用科目: -
曜日・時限 (講義室): 木5-6 (M-112(H117))
クラス: -
科目コード: CSC.T440
単位数: 100
開講時期: 2025年度
開講クォーター: 4Q
シラバス更新日: 2025年9月29日
使用言語: 英語

シラバス

授業の目的（ねらい）、概要

本講義のねらいは、パソコン、パーソナルモバイルデバイス、組込みシステムなどのコンピュータのダウンサイジング、パーソナル化、高性能化、省電力化に大きな役割を果たしているマイクロプロセッサを中心にコンピュータの構成とアーキテクチャの先端技術を身につけることです。本講義では、まず、命令セットアーキテクチャからアウトオブオーダ実行のスーパースカラプロセッサが命令レベル並列性を抽出する仕組みまでを学びます。続いて、マルチプロセッサやマルチコアプロセッサにおいてスレッドレベル並列性を活用する仕組みを学びます。

到達目標

本講義を履修することによって、以下の項目を習得します。
(1) 今日の高性能プロセッサの構成とアーキテクチャ
(2) 高性能マイクロプロセッサが採用する命令レベル並列性を抽出する仕組み
(3) マルチプロセッサおよびマルチコアプロセッサがスレッドレベル並列性を活用する方式

キーワード

コンピュータ構成、コンピュータアーキテクチャ、RISC-V、命令レベル並列性、スレッドレベル並列性、マルチプロセッサ、マルチコア、メモリコンシステンシモデル、相互結合ネットワーク

学生が身につける力

専門力
教養力
コミュニケーション力
展開力 (探究力又は設定力)
展開力 (実践力又は解決力)

授業の進め方

各回の授業内容をよく読み、予習・復習を行って下さい。

授業計画・課題

	授業計画	課題
第1回	コンピュータシステムの構成とアーキテクチャ	コンピュータシステム、パイプライン処理と命令レベル並列性、マルチコアの基礎を理解すること。
第2回	命令レベル並列性：メモリシステム、命令フェッチ、分岐予測	命令レベル並列性を抽出するためのメモリシステム、命令フェッチ、分岐予測の仕組みを理解すること。
第3回	命令レベル並列性：レジスタリネーミング、動的スケジューリング	命令レベル並列性を抽出するためのレジスタリネーミング、動的スケジューリングを理解すること。
第4回	命令レベル並列性：多重命令発行、投機処理、アウトオブオーダ実行	命令レベル並列性を抽出するための多重命令発行、投機処理、アウトオブオーダ実行を理解すること。
第5回	スレッドレベル並列性：コヒーレンス制御、同期	スレッドレベル並列性のためのコヒーレンス制御と同期を理解すること。
第6回	スレッドレベル並列性：メモリコンシステンシモデル	スレッドレベル並列性のためのメモリコンシステンシモデルを理解すること。
第7回	スレッドレベル並列性：相互結合ネットワークとメニーコア	スレッドレベル並列性のための相互結合ネットワークとメニーコアを理解すること。

準備学修(事前学修・復習)等についての指示

学修効果を上げるため，教科書や配布資料等の該当箇所を参照し，「毎授業」授業内容に関する予習と復習（課題含む）をそれぞれ概ね100分を目安に行うこと。

教科書

John L. Hennessy, David A. Patterson, Christos Kozyrakis. Computer Architecture A Quantitative Approach, 7th Edition. Morgan Kaufmann Publishers Inc., 2025

参考書、講義資料等

William James Dally, Brian Patrick Towles. Principles and Practices of Interconnection Networks. Morgan Kaufman Publishers Inc., 2004.

成績評価の方法及び基準

命令レベル並列性、スレッドレベル並列性を活用するアーキテクチャ技術の理解度を評価します。
課題(40%)および期末レポート(60%)で成績を評価します。

履修の条件・注意事項

CSC.T433 先端コンピュータアーキテクチャの単位を取得している場合は履修できない。
関連する科目を履修していることが望ましい。

連絡先 (メール、電話番号) ※”[at]”を”@”(半角)に変換してください。

吉瀬謙二: kise[at]comp.isct.ac.jp

オフィスアワー

メールで事前予約すること．